17173 > 游戏资讯 > 科技新闻 > 正文

碾压台积电CoWoS!英特尔EMIB-T封装方案问世:HBM4e飙上12Gb/s

2026-07-11 21:01:09 神评论
17173 新闻导语

英特尔EMIB-T封装方案碾压台积电CoWoS!成本低40%,HBM4e速率飙上12Gb/s,谷歌TPU、联发科已转投。先进封装新王者,点击了解详情。

在IEEE 2026电子元件与技术大会(ECTC)上,英特尔全面展示了下一代封装解决方案EMIB-T。

EMIB原本采用嵌入式硅桥在局部实现高密度互连,EMIB-T则在硅桥中引入硅通孔实现垂直供电。

电流可直穿基板抵达芯片,大幅缩短供电路径、提高供电密度。如果说EMIB是连接芯粒的桥梁,EMIB-T就是一座立交桥。

EMIB-T在ECTC 2026上公布了多项关键进展。第一层互连凸点间距缩小至25微米,封装尺寸扩展至120×120毫米。单个封装集成超过9倍光罩面积的计算与存储芯片,实际已突破10倍掩模芯片数量。

协同优化信号与供电完整性后,HBM4e传输速率突破12Gb/s,UCIe接口达64Gb/s。EMIB-T让封装尺寸不再被供电瓶颈限制。

与台积电CoWoS相比,EMIB-T展现出显著优势。CoWoS将所有芯片放置在大面积硅中介层上,尺寸受光罩极限严格限制。EMIB采用局部硅桥嵌入有机基板,仅在需要互连的地方进行桥接。

微小的硅桥可在晶圆上密集排列几乎无浪费,而去除大面积中介层使封装成本大幅降低。EMIB-T有望比CoWoS方案成本低40%以上。

谷歌下一代TPU已决定放弃台积电CoWoS,转向英特尔EMIB-T。联发科也在COMPUTEX 2026宣布下一代芯片将独家采用EMIB-T。EMIB-T的良率已突破90%。

到2028年英特尔计划将封装尺寸扩展至120×180毫米,集成超过24颗HBM堆栈。先进封装正从芯片连接走向系统级集成。

【来源:快科技】
关于英特尔,EMIB-T,封装,CoWoS,台积电,HBM4e,UCIe,硅通孔,良率,谷歌TPU的新闻