从一面接触到四面环绕：一文看懂CPU晶体管的进化

晶体管这个词大家应该都不陌生，是一种微型电子开关，可以说是计算机芯片运作的基石。

典型的晶体管主要由三部分组成：

－ 栅极（gate）：相当于开关的把手，通过施加电压实现对电流的控制。

－ 沟道（channel）：指的是电流的通道。

－ 源极（source）和漏极（drain）：分别是电流的入口和出口。

而晶体管架构，指的是设计晶体管的方式，主要是栅极、沟道、源极、漏极的几何布局。

再引入另一个名词，MOSFET，全名金属氧化物半导体场效应晶体管，是目前数字电路中主流的晶体管架构。

在MOSFET晶体管中，栅极和沟道之间被氧化层（oxide layer）完全隔离开来。

一方面，氧化层阻止了电流直接从栅极流向沟道，强化了对电流的控制，避免漏电。

另一方面，当施加电压时，由于电容效应，栅极上的电荷会在氧化层下方产生一个电场，“间接”驱动晶体管中的电流流动。

在以前，制造氧化层的主要材料是二氧化硅。

2007年，Intel率先在45nm工艺的商业化产品中使用了高K材料，也就是HKMG——高K金属栅极，显著提升了栅极电容，并改善了漏电，实现了晶体管性能的提升。

这里的“K”指的是介电常数，即衡量一种绝缘材料在电场中储存电能能力的比例系数。

MOSFET之外还有其它多种晶体管架构，例如BJT（双极性结型晶体管）、HEMT（高电子迁移率晶体管）、MESFET（金属半导体场效应晶体管）等。

MOSFET是数字电路的主流，而其他架构的产品主要应用于射频电路、功率电子、高速模拟等特定领域。

传统的MOSFET架构都是平面型，所有组件都在一个水平面上，栅极只能覆盖沟道顶部。

这就出现了短沟道效应（SCE），指的是晶体管沟道长度非常短时，在栅极电场之外，源/漏极电场对沟道的影响增强，造成阈值电压下降、反偏效应增强等现象，进而导致漏电和性能不稳定等后果。

随着晶体管尺寸越来越小，平面MOSFET中的短沟道效应已经无法克服。

2010年代初期，Intel 22nm工艺上率先实现了FinFET晶体管架构的商业化。

FinFET晶体管中，沟道水平排列，栅极三面环绕，看起来很像鱼鳍，因此叫作“鳍式场效应晶体管”。

FinFET通过强化栅极对沟道的“包围”，芯片制程从20+nm微缩到3nm的过程中，有效克服了性能和功耗等方面的挑战。

如今，随着工艺制程迈向2nm级别，FinFET在控制短沟道效应和提升性能方面也捉襟见肘。

为此，产业界纷纷转向了控制能力更强的全环绕栅极（GAA）架构，比如Intel 18A工艺首次使用的RibbonFET。

RibbonFET将沟道垂直堆叠，栅极“四面”环绕沟道，将其完全包围，从而让它对电流的控制力更强、更稳定、更均匀，不易受到源极和漏极电压波动的干扰。

另一方面，当沟道宽度变大时，晶体管的导电能力会增强，能够驱动更强的电流。

在FinFET中，如果要加宽沟道，就必须让晶体管变得更高，而对RibbonFET来说，因为沟道是水平的，在一定限度内，加宽沟道并不需要增加晶体管的体积。

换言之，RibbonFET架构的晶体管，能够用更小的体积实现相同的性能。

在芯片层面，这意味着芯片标准单元的高度更低，面积更小，能够在同样的空间内集成更多的晶体管，从而实现设备整体性能的提升。

Intel 18A工艺还有PowerVia背部供电技术，已经投入量产，首款产品Panther Lake即将发布！