抓住面板级封装风口：意法半导体下一代 PLP 中试线 2026Q3 法国图尔投运

意法半导体 STMicroelectronics 瑞士日内瓦当地时间本月 17 日宣布，其计划在法国图尔建设一条下一代 PLP 面板级封装技术中试线 (Pilot Line)，目标 2026 年第三季度投入运营。

意法半导体是 PLP 先进封装技术领域的主要参与者之一，其已在使用 PLP-DCI（直接铜互连）变体和 700mm×700mm 大型面板运行一条日产能超 500 万件的高度自动化生产线。

而此次建设的法国图尔 PLP 中试线投资规模超 6000 万欧元（现汇率约合 5.01 亿元人民币），推动 PLP 解决方案扩展到更广泛应用领域并提升其效率和灵活性。