消息称三星 HBM4E 良率突破 70%，第七代 AI 内存开发进入稳定阶段

7 月 1 日消息，据 X 平台博主 @jukan05 消息，三星电子在率先实现第六代高带宽内存（HBM4）量产后，如今在第七代产品 HBM4E 以及下一代 DRAM 的研发上也取得了显著进展。三星电子首席技术官（CTO）兼半导体研发中心社长 Song Jai Hyuk 在近日的一场内部高管简报会上表示，HBM4E 的可靠性测试良率（合格品率）已提升至 70% 以上；同时，下一代 10 纳米级第七代（D1d）DRAM 工艺相比竞争对手已占据优势。

Song Jai Hyuk 在 6 月 30 日举行的设备解决方案（DS）部门内部高管简报会上透露：“HBM4E 的可靠性测试良率已提升至 70% 以上。”行业普遍将 80% 或更高的良率视为“成熟良率”阶段，即工艺被认为已稳定的水平。考虑到 HBM4E 目前仍处于可靠性测试阶段，突破 70% 这一水平表明其研发已步入稳定轨道。

注意到，今年 2 月，三星电子在业内率先开始量产出货 HBM4。随后于 5 月 29 日，三星公布了 12 层堆叠 HBM4E 产品的详细技术规格，并向主要客户送样。HBM4 将搭载于英伟达今年下半年推出的 AI 加速器 Vera Rubin 上；而作为其升级版的 HBM4E，则计划用于英伟达明年推出的 Vera Rubin Ultra 等下一代 AI 加速器。随着主要客户的样品评估工作顺利推进，业内认为三星面向量产的研发工作进展顺利。

与此同时，下一代 DRAM 的工艺研发据称也进展顺利。Song Jai Hyuk 评估认为，D1d 工艺的技术竞争力已领先于竞争对手，并透露目前正以今年 11 月通过“生产准备就绪审批（PRA）”为目标加紧研发。PRA 是产品出货前进行的最后一轮内部质量评估，通过全面验证良率、性能和生产率来判断是否具备量产可行性。一旦通过，即可全面转入量产体系。

值得注意的是，D1d 是三星电子计划从下一代 HBM5（第八代）开始采用的核心 DRAM 工艺。业界预测，如果 D1d 的研发能按计划推进，不仅会利好下一代 DRAM 自身，还将对 HBM5 及后续产品的竞争力产生积极的拉动效应。随着 HBM4E 的研发成果与 D1d 工艺的逐步稳定，外界普遍认为，三星电子在下一代 AI 内存赛道中的技术竞争力将得到进一步巩固。

不过在简报会后，三星研发（R&D）部门内部也出现了一些针对研发人员职责和薪酬结构的抱怨。据称，有员工提出，公司需要更积极地认可研发部门的贡献。此前，三星电子劳资双方同意为 DS 部门设立“特殊经营绩效奖金”，资金来源于业务利润（营业利润）的 10.5%。然而，即便同样身处 DS 部门，内存业务部与包括研发中心在内的公用部门，以及非内存（系统 LSI 和晶圆代工）业务部之间的奖金差距依然巨大，要求改善薪酬结构的呼声正在日益高涨。