目标突破 1000 层：铠侠、闪迪下月展示多层堆叠单元架构 QLC NAND 闪存

5 月 4 日消息，据 TrendForce 今天报道，铠侠、闪迪将在 6 月 14-18 日参加 VLSI Symposium 研讨会，届时将同步展出多层堆叠单元架构 QLC NAND 闪存，向突破 1000 层 3D NAND 迈进。

据报道，闪迪和铠侠已经提前展示了 MSA-CBA（注：多层堆叠单元阵列-CMOS 键合）器件架构图，还带有两块 218 字线阵列晶圆形成的堆叠单元阵列的 FIB-SEM 图像。

值得注意的是，铠侠早在 2024 年就提出了 1000 层 3D NAND 路线图。根据日媒 PC Watch 的说法，铠侠预计到 2027 年，NAND 闪存密度有望达到 100 Gbit / mm²，同时实现 1000 字线 3D NAND。

而三星电子虽然也规划过 1000 层 NAND 路线，但最终选择更稳健的策略。该公司曾在旧金山国际固态电路大会（ISSCC）展示 multi-BV NAND 概念，通过将两块晶圆堆叠在两块外围晶圆上，实现 1000 层扩展，整体思路与铠侠的方案高度相似。