3D-DRAM堆叠杀入英伟达生态！d-Matrix推理芯片接入NVLink Fusion：能效比HBM高10倍

AI推理芯片初创公司d-Matrix于9月10日宣布，与英伟达达成多年产品路线图合作。其下一代Raptor推理XPU将通过NVLink Fusion接入英伟达MGX机架参考设计，首批系统预计2027年第四季度出货。

d-Matrix成立于2019年，由微软M12基金支持，累计融资4.5亿美元，估值达20亿美元。该公司专注于AI推理加速，此前推出的Corsair平台采用3D-DRAM堆叠技术，单卡带宽超100TB/s，能效比HBM方案高10倍。

此次合作的核心是让Raptor XPU直接复用英伟达已验证的机架级基础设施。NVLink Fusion是英伟达面向第三方XPU和CPU设计者开放的互联平台，第三方芯片可直接接入NVLink Scale-Up域，共享MGX机架的液冷、供电与供应链体系。

规格方面，Raptor采用第六代NVLink Fusion互联，单加速器带宽3.6TB/s，72卡全对等域聚合带宽达260TB/s，与英伟达Vera Rubin处于同一水平。机架形态完全兼容MGX参考设计，数据中心运营商可在同一机架内混跑GPU、CPU与XPU。

d-Matrix的核心技术路线是3D-DRAM堆叠，将计算逻辑裸片直接堆叠在DRAM之上。

实测中Raptor单卡带宽约105TB/s，平均flit延迟约2.5纳秒。每个Raptor卡由最多4个MCM组成，每个MCM含4个chiplet，单个chiplet提供4GB内存与约12.5TB/s带宽，八个chiplet组成32GB内存的完整加速卡。

d-Matrix预计2026年底完成Raptor流片。英伟达方面表示，NVLink Fusion让XPU厂商无需从零搭建机架级基础设施，可将精力集中在处理器架构本身。

值得注意的是，接入NVLink Fusion也意味着d-Matrix的客户需配套采购英伟达Vera CPU、BlueField-4 DPU、ConnectX-9 SuperNIC等组件。

d-Matrix暂未公布Raptor的具体算力、功耗及能效比数据。